(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-352576 (P2002-352576A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl.7	識別記号	F I		テーマコード(参考)
G11C	11/403	G11C	11/34 3 7 1 J	5 M O 2 4
	11/401		354R	
	11/409		362)

審査請求 未請求 請求項の数7 OL (全 19 頁)


(21)出願番号	特顧2001-155523(P2001-155523)	(71) 出願人	
	77-P-047-7-170-177 (0004-7-04)		日本電気株式会社
(22)出顧日	平成13年5月24日(2001.5.24)		東京都港区芝五丁目7番1号
		(72)発明者	高橋 弘行
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(72)発明者	稲葉 秀雄
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(74)代理人	
		(14) (43)	
			弁理士 髙橋 韶男 (外3名)
			鼻軟質に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 いわゆる疑似SRAMとして構成されながら も、アドレスのスキューに関する制限を緩和することが でき、読み出し速度を改善することができる非同期式の 半導体記憶装置を提供すること。

【解決手段】 データラッチ回路110は、リードモー ドにおいて、アドレスADDUに含まれる行アドレスで 指定されるメモリセルアレイ106内のメモリセル群か ら読み出されたデータを保持する。マルチプレクサ11 1は、アドレスに含まれる列アドレスA0, A1が変化 した場合、データラッチ回路110に保持されたデータ を列アドレスA0, A1に基づき非同期で外部に順次送 出する。



【特許請求の範囲】

【請求項1】 外部から供給されるアドレスの変化を契 機としてビット線を初期化し、該ビット線に接続された メモリセルからデータを読み出すように構成された半導 体記憶装置であって、

リードモードにおいて、前記アドレスに含まれる行アド レスで指定されるメモリセル群からデータを読み出して 保持し、前記アドレスに含まれる列アドレスが変化した 場合に、前記保持されたデータを前記列アドレスに基づ き非同期で外部に順次送出するように構成されたことを 10 特徴とする半導体記憶装置。

【請求項2】 外部から供給される前記アドレスがリー ド動作中に変化した場合、当該リード動作の後に新たに 外部からアドレスを取り込んでリード動作をし直すよう に構成されたことを特徴する請求項1に記載された半導 体記憶装置。

【請求項3】 新たに取り込んだアドレスと、それまで 取り込まれていたアドレスとを比較し、これらアドレス が同じである場合、前記新たに取り込んだアドレスに対 するリード動作を無効とするように構成されたことを特 20 徴とする請求項2に記載された半導体記憶装置。

【請求項4】 前記メモリセルから読み出された複数の データを保持するデータラッチ回路と、

前記データラッチ回路に保持された複数のデータのひと つを選択するマルチプレクサと、

前記列アドレスに基づき前記マルチプレクサの選択状態 を非同期で切り換える制御回路と、

を備えたことを特徴とする請求項1ないし3の何れかに 記載された半導体記憶装置。

【請求項5】 前記列アドレスに基づき、前記メモリセ 30 ルから読み出された複数のデータを時分割で前記データ ラッチ回路に取り込ませるように構成されたことを特徴 とする請求項4に記載された半導体記憶装置。

【請求項6】 ライトモードで、前記列アドレスのみが 変化した場合に、該列アドレスで規定される複数のサイ クルで外部から複数のデータをそれぞれ取り込むと共 に、前記複数のサイクルのうちの最後のサイクルで前記 複数のデータをメモリセルに書き込むように構成された ことを特徴とする請求項1ないし5の何れかに記載され た半導体記憶装置。

【請求項7】 ライトモードで前記列アドレスのみが変 化した場合に、該列アドレスで規定される複数のサイク ルで外部から複数のデータをそれぞれ取り込むと共に、 レイトライトにより前記複数のデータをメモリセルに書 き込むように構成されたことを特徴とする請求項1ない し5の何れかに記載された半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、 DRAM(Dynami c Random Access Memory)を母体として構成された疑似 50 を生成するものである。なお、上述の回路以外に、リー

SRAM(Static Random Access Memory)などの非同期

式の半導体記憶装置に関し、特にページモードを有する 半導体記憶装置に関する。

[0002]

【従来の技術】従来、DRAMを母体としながら、あた かもSRAMとして取り扱いが可能なように構成された いわゆる疑似SRAMが知られている。この疑似SRA Mは、その仕様の上では従来のSRAMと同様の非同期 式ではあるが、DRAMを母体として構成されているた め、リフレッシュなどのDRAMに特有な動作が内部で 自動的に行われるように構成されている。

【0003】以下、DRAMを母体として構成された非 同期式の半導体記憶装置の従来例を説明する。図13 に、この種の半導体記憶装置の構成例を示す。同図にお いて、アドレスADDは、外部から与えられる信号であ って、後述するメモリセルアレイの行を指定するための 行アドレスと、列を指定するための列アドレスを含んで いる。

【0004】アドレス入力系1は、アドレスADDをラ ッチして内部アドレスLADDとして出力するものであ る。アドレス遷移検出回路(ATD)2は、内部アドレ スLADDの変化を検出してワンショットパルス信号〇 SPを出力するものである。アドレスマルチプレクサ (MUX) 3は、内部アドレスLADDまたは後述のリ フレッシュアドレスRADDの何れかをアドレスMAD Dとして出力するものである。

【0005】ロウデコーダ60は、アドレスMADDを デコードしてメモリセルアレイ70の行を選択するもの である。メモリセルアレイ70は、汎用のDRAMと同 様のメモリセルを行列状に配列して構成される。センス アンプ71は、リード動作時にビット線上のデータ信号 を増幅するものである。カラムデコーダ72は、メモリ セルアレイ70の列を選択するものである。なお、セン スアンプ71に付随するようにして、ビット線のプリチ ャージ回路(図示なし)が配置されている。

【0006】リフレッシュタイマー回路8Gは、リフレ ッシュの時間間隔を計時するものである。リフレッシュ コントロール回路8Hは、一連のリフレッシュ動作を制 御するものであり、外部からのアクセスに付随してリフ レッシュ動作のタイミングを制御するためのリフレッシ ュ制御信号REFAと、セルフリフレッシュ動作のタイ ミングを制御するために使用されるリフレッシュ制御信 . 号REFBとを生成する。

【0007】リフレッシュアドレス発生回路8」は、リ フレッシュ動作で使用されるアドレス(以下、「リフレ ッシュアドレス」と称す) RADDを生成するものであ る。内部パルス発生回路10は、ロウイネーブル信号R E. センスアンプイネーブル信号SE、プリチャージイ ネーブル信号PE、およびカラムイネーブル信号CE等

ド動作やライト動作を制御するための回路系、メモリセルアレイの基板電位を発生するための回路系、メモリセルアレイに対してデータのリード・ライトを行うための回路系等が設けられている。

【0008】次に、図14に示すタイミングチャートを 参照しながら、図13に示す従来技術に係る半導体記憶 装置のリード・ライト動作とリフレッシュ動作とを順に 説明する。

A. リード・ライト動作

アドレスアクセスによるリード動作を例として説明する。この場合、チップセレクト信号/CSおよびアウトプットイネーブル信号/OEはLレベルに設定され、ライトイネーブル信号/WEはHレベルに設定された状態で、アドレスADDが仕様に従って外部から印加される。

【0009】アドレスADDは、アドレス入力系1を介して内部アドレスLADDとして取り込まれる。この内部アドレスLADDは、リフレッシュ時以外はマルチプレクサ3を介してロウデコーダ60にアドレスMADDとして供給され、ロウイネーブル信号REで規定される20タイミングでロウデコーダ60によりメモリセルアレイ70内の1本のワード線が選択される。ワード線が選択されると、このワード線に接続される1行分のメモリセルから各ビット線にデータが読み出される。そして、このデータは、センスアンプイネーブル信号SEで規定されるタイミングでセンスアンプ71により増幅される。

【0010】一方、アドレスADDに含まれる列アドレス(図示省略)に基づき、カラムイネーブル信号CEで規定されるタイミングでカラムデコーダ72によりメモリセルアレイ70内のビット線が選択され、このビット30線上に読み出されたデータが図示しないデータ出力系の回路を介して外部に送出される。なお、メモリセルからのデータの読み出しに先だって、プリチャージイネーブル信号PEに基づきビット線等のプリチャージが行われる。

【0011】上述の一連のリード動作の過程において、内部アドレスLADDが変化すると、アドレス遷移検出回路(ATD)2は、この内部アドレスLADDの変化を検出してワンショットパルス信号OSPを出力する。このワンショットパルス信号OSPをトリガーとして、内部パルス発生回路10が上述のロウイネーブル信号RE、センスアンプイネーブル信号SE、プリチャージイネーブル信号PE、およびカラムイネーブル信号CEを適切なタイミングで出力する。

【0012】B. リフレッシュ動作(リードモード時) 次に、図14(a)に示すタイミングチャートを参照し ながら、リードモードでのリフレッシュ動作を説明す る。この従来技術に係る半導体記憶装置は、リードモー ドにおいては、その仕様上、同一サイクル内でリフレッ シュ動作とリード動作とを順に行う。即ち、アドレス入 50 4

カ系1がアドレスADDとして外部から与えられるアドレスAOをラッチして内部アドレスLADDを出力すると、アドレス遷移検出回路2は、この内部アドレスLADDの変化を検出してワンショットパルス信号OSPを出力する。

【0013】リフレッシュコントロール回路8Hは、ワンショットパルス信号OSPを受けて、リフレッシュ動作を起動する。リフレッシュ動作が起動されると、リフレッシュアドレス発生回路8Jは、リフレッシュアドレスRADDとしてリフレッシュ行アドレスR0を生成して出力する。アドレスマルチプレクサ3は、リフレッシュコントロール回路8Hの制御の下、リフレッシュアドレスRADD(即ちリフレッシュ行アドレスR0)をアドレスMADDとしてロウデコーダ60に出力する。

【0014】一方、内部パルス発生回路10は、リフレッシュコントロール回路8日からリフレッシュ制御信号REFBを入力し、ロウイネーブル信号RE、センスアンプイネーブル信号SEを出力する。ロウデコーダ60は、アドレスMADDとロウイネーブル信号REとを入力し、リフレッシュアドレスR0で特定されるワード線をロウイネーブル信号REで規定される所定の期間にわたって選択する。選択されたワード線に接続されたメモリセルのデータ信号はセンスアンプにより増幅された後に書き戻される。これにより、リフレッシュ行アドレスR0で特定される1行分のメモリセルのデータがリフレッシュされる。

【0015】次に、リフレッシュ行アドレスR0で特定される行についてリフレッシュ動作が終了すると、同一のサイクル内でリード動作が行われる。具体的には、アドレスマルチプレクサ3は、アドレス入力系1から出力される内部アドレスLADDをアドレスMADDとしてロウデコーダ60に出力する。ロウデコーダ60は、アドレスMADDとして入力した行アドレスX0で特定されるワード線を選択する。この後、センスアンプ71は、メモリセルアレイ70内のビット線上に現れたデータ信号を増幅し、このデータが外部に読み出される。

【0016】C. リフレッシュ動作(スタンバイモード時)

次に、図14(b)に示すタイミングチャートを参照しながら、スタンバイモードでのリフレッシュ動作を説明する。スタンバイモードでは、リフレッシュコントロール回路8日は、外部から最後にアクセス要求があった時からの経過時間を計時し、それが所定のリフレッシュ時間を越えた場合にリフレッシュ制御信号REFBを出力し、セルフリフレッシュ動作を起動させる。

【0017】具体的には、スタンバイモードになると、リフレッシュタイマー回路8Gは、セルフリフレッシュ動作を行うべき時間間隔を計時する。リフレッシュコントロール回路8Hは、リフレッシュタイマー回路8Gにより計時して得られるタイミングで、リフレッシュアド

レスRADDとしてリフレッシュ行アドレスR0をリフレッシュアドレス発生回路8Jに生成させる。アドレスマルチプレクサ3は、リフレッシュアドレスRADDとしてリフレッシュ行アドレスR0を入力し、これをアドレスMADDとしてロウデコーダ60に出力する。

【0018】一方、リフレッシュコントロール回路8日 は、リフレッシュ制御信号REFBを出力し、適切なタ イミングで内部パルス発生回路10にロウイネーブル信 号REを発生させる。ロウデコーダ60は、アドレスマ ルチプレクサ3からアドレスMADDとしてリフレッシ 10 ュ行アドレスROを入力すると共に、ロウイネーブル信 号REで規定されるタイミングで、リフレッシュ行アド レスROにより特定されるワード線を所定の期間にわた って選択する。この後、選択されたワード線に接続され るメモリセルのデータが、上述のリードモードと同様に センスアンプにより増幅されて元のメモリセルに書き戻 される。以後、スタンバイモードにおいて、リフレッシ ュタイマー回路8Gが発生するタイミングに従い、リフ レッシュアドレス発生回路8Jが順次発生するリフレッ シュアドレスで特定される行についてリフレッシュが行 20 われる。

[0019]

【発明が解決しようとする課題】ところで、本来、SRAMでは、外部から供給されるアドレスのスキューについては何ら制限がなく、スキューに関する仕様上の規定は存在しない。しかしながら、DRAMを母体として構成された疑似SRAMの場合、内部回路間のタイミング上の制約から、スキューを無制限に認めると正常な動作が保障できなくなる。そこで、一般に疑似SRAMの場合、外部から供給されるアドレスのスキューの上限が仕30様上で規定され、スキューに対して一定の制限が課されている。したがって、ユーザは、アドレスのスキューが仕様上の規定値を超えないように配慮しなければならない

【0020】また、このようにアドレスのスキューに関する仕様上の制限が存在すると、ユーザは予めスキューを見込んでタイミングを設定しなければならず、従って高速化の妨げになるという問題がある。例えば、DRA Mのページモードの場合、列アドレスのみを切り換える仕様となっているが、アドレスのタイミングを設定する40にあたってスキューを考慮しなければならないとすると、アドレスのサイクルを短く設定することが困難となり、ページモードの特徴である高速読み出しを有効に機能させることができなくなる。

【0021】この発明は、上記事情に鑑みてなされたもので、いわゆる疑似SRAMとして構成されながらも、アドレスのスキューに関する制限を緩和することができ、読み出し速度を改善することができる非同期式の半導体記憶装置を提供することを目的とする。

[0022]

6

【課題を解決するための手段】上記課題を解決するため、この発明は以下の構成を有する。すなわち、請求項1に係る発明は、外部から供給されるアドレスの変化を契機としてビット線を初期化し、該ビット線に接続されたメモリセルからデータを読み出すように構成された半導体記憶装置であって、リードモードにおいて、前記アドレスに含まれる行アドレスで指定されるメモリセル群からデータを読み出して保持し、前記アドレスに含まれる列アドレスが変化した場合に、前記保持されたデータを前記列アドレスに基づき非同期で外部に順次送出するように構成されたことを特徴とする。

【0023】請求項2に係る発明は、請求項1に記載された半導体記憶装置において、外部から供給される前記アドレスがリード動作中に変化した場合、当該リード動作の後に新たに外部からアドレスを取り込んでリード動作をし直すように構成されたことを特徴とする。請求項3に係る発明は、請求項2に記載された半導体記憶装置において、新たに取り込んだアドレスと、それまで取り込まれていたアドレスとを比較し、これらアドレスが同じである場合、前記新たに取り込んだアドレスに対するリード動作を無効とするように構成されたことを特徴とする。

【0024】請求項4に係る発明は、請求項1ないし3の何れかに記載された半導体記憶装置において、前記メモリセルから読み出された複数のデータを保持するデータラッチ回路と、前記データラッチ回路に保持された複数のデータのひとつを選択するマルチプレクサと、前記列アドレスに基づき前記マルチプレクサの選択状態を非同期で切り換える制御回路と、を備えたことを特徴とする。請求項5に係る発明は、請求項4に記載された半導体記憶装置において、前記列アドレスに基づき、前記メモリセルから読み出された複数のデータを時分割で前記データラッチ回路に取り込ませるように構成されたことを特徴とする。

【0025】請求項6に係る発明は、請求項1ないし5の何れかに記載された半導体記憶装置において、ライトモードで、前記列アドレスのみが変化した場合に、該列アドレスで規定される複数のサイクルで外部から複数のデータをそれぞれ取り込むと共に、前記複数のサイクルのうちの最後のサイクルで前記複数のデータをメモリセルに書き込むように構成されたことを特徴とする。請求項7に係る発明は、請求項1ないし5の何れかに記載された半導体記憶装置において、ライトモードで前記列アドレスのみが変化した場合に、該列アドレスで規定される複数のサイクルで外部から複数のデータをそれぞれ取り込むと共に、レイトライトにより前記複数のデータをメモリセルに書き込むように構成されたことを特徴とする。

[0026]

0 【発明の実施の形態】以下、図面を参照して、この発明

の実施の形態を説明する。

<実施の形態1>この発明の実施の形態1を説明する。この実施の形態1に係る半導体記憶装置は、外部から供給されるアドレスの変化を契機としてビット線を初期化し、該ビット線に接続されたメモリセルからデータを読み出すように構成された疑似SRAMであり、DRAMと同様のメモリセルを用いながら、通常のSRAMと同様の仕様で動作する。そして、列アドレスのみが変化した場合に、この列アドレスに基づき非同期でデータの読み出しを行う動作モードを有する。この動作モードは、列アドレスのみを切り換えて読み出しを行う点に着目すれば、DRAMのページモードと類似するので、以下、この動作モードをページモードと称す。これに対し、従来と同様の任意のアドレスに同期した動作モードをノーマルモードと称す。

【0027】なお、この実施の形態1に係る半導体記憶装置は、前述の従来技術と同様に、外部から入力されたアドレスやチップセレクト信号の変化を検出して内部でパルス信号を生成し、このパルス信号をトリガーとしてリフレッシュ動作およびリード・ライト動作を同一サイ 20 クル内で順次行うように構成されている。また、スタンバイモードでは、タイマーによって、所定のタイミングでセルフリフレッシュが行われるように構成されている。

【0028】図1に、この実施の形態に係る半導体記憶装置の全体構成を概略的に示す。同図において、アドレスADDUは、外部からこの半導体記憶装置に与えられる上位アドレスであって、行アドレスと列アドレスの一部とを含む。アドレスADDLは、外部からこの半導体記憶装置に与えられる下位アドレスであって、上述の上30位アドレスADDUに含まれない残りの列アドレスA0、A1を含む。このアドレスの他、外部から与えられる信号としては、チップセレクト信号/CS(図示なし)、ライトイネーブル信号/WE、アウトプットイネーブル信号/OE(図示なし)などの制御信号がある。

【0029】なお、チップセレクト信号/CSは、半導体記憶装置の動作状態を制御するための最上位の制御信号であって、Hレベルの場合に半導体記憶装置をスタンバイモードとし、Lレベルの場合にアクティブモード(リードモードまたはライトモード)とする信号である。ライトイネーブル信号/WEは、リードモードとライトモードとを切り替えるための制御信号である。アウトプットイネーブル信号/OEは、データを外部に出力するためのバッファ回路の出力状態(インピーダンス状態)を制御するための制御信号である。

【0030】また、同図において、アドレス遷移検出回路(ATD; Address Transition Detector)101は、上位アドレスADDUの遷移を検出し、ワンショットパルスOSPを出力するものである。上位アドレスADDUの遷移の検出は、この上位アドレスADDUの各50

8

ビットについて行われ、何れかのビットが遷移すると、 ワンショットパルス信号OSPが出力される。

【0031】なお、特に図示しないが、アドレス遷移検出回路101は、リフレッシュを起動するために用いられるワンショットパルス信号を発生する経路と、リードを起動するために用いられるワンショットパルス信号を発生する経路とで、アドレスの変化に対する応答特性が異なるように構成される。具体的には、遅延回路などを利用したフィルタを用いることにより、リフレッシュ用のワンショットパルス信号を生成する経路はアドレスの変化に対する感度が高く、逆に、リード用のワンショットパルス信号を生成する経路については、その感度が低く設定される。これにより、後述するように、読み出し速度(アクセスタイム)を犠牲にすることなく、アドレスに含まれるノイズに対する誤動作を有効に防止する。

【0032】コントロール回路102は、ライトイネーブル信号/WEおよびワンショットパルス信号OSPに応じて内部の各種の信号のタイミングを制御するものである。このコントロール回路102は、後述する行アドレス信号RE、列アドレス信号CE、およびセンスアンプイネーブル信号SEをそれぞれ活性化するためのタイミングを与える信号RE0、CE0と、メモリセルから読み出されたデータをラッチするためのタイミングを与えるラッチイネーブル信号LEを出力する。

【0033】ゲート回路103は、上位アドレスADD Uに含まれる行アドレスをプリデコードするプリデコー ダとして機能するものであって、行アドレス信号REを 所定のタイミングで出力する。このゲート回路103 は、アドレスADDUに含まれる行アドレスに代えて、 リフレッシュ用の行アドレスを適切なタイミングで選択して出力する機能を併せ持つ。

【0034】ゲート回路104は、上位アドレスADD Uに含まれる列アドレス(A0、A1を除く)をプリデコードするプリデコーダとして機能するものであって、列アドレス信号CEおよびセンスアンプイネーブル信号 SEを所定のタイミングで出力する。リフレッシュモードでは、ゲート回路104は、列アドレス信号CEを非活性化状態に固定し、全てのビット線を非選択状態とする。ただし、メモリセルアレイ106が複数のブロックに分割されている場合、ゲート回路104は、リフレッシュモードにおいてこれらのブロックを選択するためのリフレッシュ用の列アドレス信号のみを活性化して出力する。

【0035】ロウデコーダ105は、上述のゲート回路103から出力される行アドレス信号REを入力してメモリセルアレイ内のワード線を択一的に駆動するものである。メモリセルアレイ106は、汎用のDRAMと同様に、データ記憶用のキャパシタを含むメモリセル(1キャパシタ・1トランジスタ型)を行列状に配列して構成され、その行方向および列方向にそれぞれワード線お

よびビット線(またはビット線対)が配線されている。 【0036】カラムデコーダ/センスアンプ107は、 メモリセルアレイ106からビット線上に読み出された データ信号を増幅するためのセンスアンプと、読み出し の対象とされるビット線を選択するためのカラムデコー ダとを含む。カラムデコーダは、上述のゲート回路10 4から出力される列アドレス信号CEに基づきビット線 を選択し、センスアンプは、リードモードでは、センス アンプイネーブル信号SEにより制御されてデータを増 幅し、リフレッシュモードでは、メモリセルに記憶され 10 たデータを回復させるために使用される。

【0037】内部アドレス発生回路108は、外部から供給されるアドレスADDに含まれる下位アドレスである列アドレスA0、A1をデコードして内部アドレスIAを発生するものである。クロック発生回路109は、列アドレスA0のみが変化した場合にクロックパルスを発生するものである。上述の内部アドレス発生回路108は、クロック発生回路109からクロックパルスを入力すると、内部アドレスIAを順次インクリメントする機能を併せ持つ。

【0038】データラッチ回路110は、カラムデコーダ/センスアンプ107により選択されたデータを、ラッチイネーブル信号LEに基づきラッチするものである。この例では、データ端子 $I/O1\sim I/On$ に対応づけてn個のデータラッチ回路が設けられ、各データラッチ回路は、カラムデコーダ側から与えられる4ビットのデータ(複数のデータ)をラッチする。マルチプレクサ (MUX) 111は、データラッチ回路110にラッチされた4ビットのデータのひとつを内部アドレス IAに基づき順次選択して時分割により出力するものである。出力バッファ112は、マルチプレクサ111から出力されたデータを外部に送出するためのものである。

【0039】なお、特に図示していないが、この半導体記憶装置には、外部から供給されるアドレスADDを装置内部にラッチして取り込むアドレス入力回路が設けられており、このアドレス入力回路に取り込まれたアドレスが上述のアドレス遷移検出回路101およびゲート回路103,104に供給される。また、前述した従来技術に係る半導体記憶装置と同様に、リード・ライト動作と同一サイクル内でリフレッシュを行うための回路系や、ビット線をプリチャージするための回路系など、疑似SRAMとして動作するために必要とされる構成を備える。

【0040】図2に、この実施の形態1の特徴であるところのスキューに関する制限を排除するための回路系の構成を示す。この回路系は、スキュー期間にアドレスがラッチされた場合に、再びアドレスをラッチし直すように構成される。なお、同図において、前述の図1に示す構成要素と共通する要素には同一符号を付す。

【0041】同図において、アドレスラッチ回路201 50 レッシュ制御方法によるリフレッシュ開始直後にアドレ

10

は、外部から供給されたアドレスADDをラッチ信号LCにより取り込んでラッチし、これを内部アドレスLADDとして出力するものである。アドレス遷移検出回路101は、アドレスの各ビットの変化を検出する検出部101Aと、検出部101Aの出力を受けてワンショットパルス信号OSPを発生するパルス発生部101Bとから構成される。ここで、検出部101Aは、アドレスADDの各ビット毎に設けられ、これら検出部の出力がパルス発生部101Bに入力される。パルス発生部101Bは、アドレスADDの何れかのビットが変化するとワンショットパルス信号OSPを出力する。

【0042】ゲート回路103は、マルチプレクサ(MUX)103Aとデコード回路103Bから構成される。ここで、マルチプレクサ103Aは、アドレスADDの各ビット毎に設けられ、内部アドレスLADDまたはリフレッシュアドレスRADDを選択して出力するものである。デコード回路103Bは、マルチプレクサ103Aにより選択されたアドレスLADDをプリデコードして行アドレス信号REを出力するものである。

【0043】リフレッシュ制御回路202は、リフレッシュの時間間隔を計時するリフレッシュタイマーを内蔵し、上述のアドレス遷移検出回路101から出力されるワンショットパルス信号等に基づきセルフリフレッシュ動作に関する一連の制御を行うものである。例えば、リフレッシュ制御回路202は、外部から最後にアクセス要求があってからの経過時間が所定のリフレッシュ時間を越えた場合にセルフリフレッシュ動作を起動させ、リフレッシュアドレスRADDを生成して出力する。リフレッシュタイマーは、ワンショットパルス信号OSPが出力される度にリセットされ、計時が再開される。

【0044】また、リフレッシュ制御回路202は、リフレッシュ動作のタイミングを制御するためのリフレッシュ制御信号を発生するものである。ここで、アクティブモードにおけるリフレッシュ制御方法として次の2種類の方法がある。この実施の形態では、第2のリフレッシュ制御方法を用いることとする。

(a) 第1のリフレッシュ制御方法

リフレッシュ制御回路202がリフレッシュ制御信号REFA(図示なし)を発生し、このリフレッシュ制御信号REFAによりリフレッシュイネーブル状態を設定し、その後のアドレス変化をトリガーとしてリフレッシュを開始する。

(b) 第2のリフレッシュ制御方法

リフレッシュ制御回路202がリフレッシュ制御信号REFBを発生し、このリフレッシュ制御信号REFBにより内部のリフレッシュタイマーをトリガーとしてリフレッシュを開始する。

【0045】なお、リフレッシュ動作とリード・ライト 動作が最も接近したクリティカルな状態は、第2のリフレッシュ制御方法によるリフレッシュ開始直後にアドレ スが変化した場合であって、この場合、リフレッシュ動作に続いてリード・ライト動作が実施されるので、第2のリフレッシュ制御方法は、第1のリフレッシュ制御方法による場合と実質的に同一となる。従って、この実施の形態では、上述のリフレッシュ制御方法の違いは意味を持たず、本発明は何れのリフレッシュ制御方法に対しても適用し得る。

【0046】リフレッシュアドレス選択制御回路203は、上述のリフレッシュ制御信号REFBを受けて、リフレッシュアドレスRADDを選択しするように上述の10ゲート回路103を制御するものであり、ワンショットパルス信号OSPが発生されるまでこの選択状態が維持される。このリフレッシュアドレス選択制御回路203は、インバータ203A、p型MOSトランジスタ203B、n型MOSトランジスタ203G、インバータ203E、p型MOSトランジスタ203G、n型MOSトランジスタ203H、203J、インバータ203K、203L、ワンショットパルス発生回路(OS)203Mから構成される。

【0047】ここで、インバータ203A、p型MOS 20トランジスタ203B、n型MOSトランジスタ203 C、インバータ203D, 203Eは、ワンショットパルス信号OSPをラッチするためのラッチ回路を構成する。このラッチ回路は信号LC1によりリセットされる。p型MOSトランジスタ203H, 203J、インバータ203K, 203Lは、リフレッシュ制御信号REFBをラッチするためのラッチ回路を構成する。このラッチ回路は、上述のワンショットパルス信号OSPをラッチするラッチ回路の出力によりリセットされる。 30

【0048】このリフレッシュアドレス選択制御回路203によれば、リフレッシュ制御回路202からリフレッシュ制御信号REFBが出力されると、この信号レベルを、インバータ203K,203Lからなるフリップフロップにより保持され、この時に変化するインバータ203Kの出力を受けて、ワンショットパルス発生回路203Mが、所定のパルス幅を有するワンショットパルスを信号RERとして発生する。また、ワンショットパルス信号OSPが発生すると、インバータ203D,203Eからなるフリップフロップがセットされ、これをプフロップがリセットされる。さらに、信号LC1が発生すると、インバータ203D,203Eからなるフリップフロップがリセットされる。

【0049】次に、タイミング調整回路204は、ワンショットパルス信号OSPのタイミングを調整するものであり、遅延回路(DLY)204A、マルチプレクサ (MUX) 204B、インバータ204Cから構成される。ここで、マルチプレクサ204Bの一方の入力部には、遅延回路204Aにより遅延されたワンショットパ 50

12

ルス信号OSPが与えられ、他方の入力部にはワンショットパルス信号OSPがそのまま与えられる。インバータ204Cは、マルチプレクサ204Bの選択状態を制御するための信号LC3の反転信号を得るためのものである。マルチプレクサ204Bにより選択された信号(ワンショットパルス信号OSPまたはその遅延信号)は信号LCOSとして出力される。

【0050】リセットパルス発生回路205は、インバータ205A、否定的論理和ゲート205C、およびワンショットパルス発生回路(OS)205Dから構成される。ここで、インバータ205Aおよび否定的論理和ゲート205Cは、後述するラッチ信号発生回路から出力される信号LCの立ち下がりを検出してHレベルのパルス信号LC2を発生するための回路を構成する。この信号LC2はワンショットパルス発生回路205Dに与えられ、このワンショットパルス発生回路205Dをリセットする。リセットパルス発生回路207もリセットパルス発生回路205と同様に構成される。

【0051】ラッチ信号発生回路206は、ラッチ信号発生回路206は、インバータ206A、p型MOSトランジスタ206 C、インバータ206B、n型MOSトランジスタ206 C、インバータ206D、206E、206F、およびワンショットパルス発生回路206G、インバータ列206Hから構成される。ここで、インバータ206A、p型MOSトランジスタ206C、インバータ206B、n型MOSトランジスタ206C、インバータ206D、206E、206Fは、いわゆるRS型フリップフロップを構成する。このフリップフロップの出力はワンショットパルス発生回路206Gに与えられ、このワンショットパルス発生回路の出力はインバータ列206Hに与えられる。

【0052】このラッチ信号発生回路206によれば、上述の信号LCOSを受けてラッチ信号LCを発生し、これをアドレスラッチ回路201に出力する。信号LCはインバータ列206Hによりタイミングが調整されて信号RENおよびラッチイネーブル信号LEとして出力される。このとき、信号LCOSはインバータ206D,206Eからなるフリップフロップに保持され、ラッチ信号LCが活性状態に維持される。そして、リセットパルス発生回路205からの信号によりフリップフロップがリセットされ、ラッチ信号LCが非活性化される。

【0053】次に、図3を参照して、図2に示す回路系の全体動作を説明する。なお、図3において、信号RESTPは図2に示す信号/RESTPの反転信号を表す。以下に説明するように、この回路構成によれば、アドレスのスキュー期間がながくなり、これにより誤ったアドレスがラッチされたとしても、改めてアドレスがラッチし直され、誤動作が防止される。図3において、アドレスADDは、時刻 t 1で変化し、ラッチ信号LCが発生する時刻 t 2よりも遅い時刻 t 3において確定する

ものとする。従って、時刻 t 1 から時刻 t 3 までの期間 がスキュー期間 t SKEWとなる。

【0054】まず、時刻 t 1において、アドレスADD が最初に変化すると、アドレス遷移検出回路101がこのアドレス変化を検出しワンショットパルス信号OSPを発生する。このワンショットパルス信号OSPを受けて、リフレッシュアドレス選択制御回路203においてリフレッシュ禁止信号RESTPが発生され、信号RE Rが非活性状態に固定される。従って、リフレッシュ禁止信号RESTPが活性化した後にリフレッシュ制御信10号REFBが活性化したとしても、ゲート回路103はリフレッシュアドレスRADDを選択せず、新たなセルフリフレッシュが禁止される。

【0055】また、ワンショットパルス信号OSPは、タイミング調整回路204の遅延回路204Aにより遅延され、マルチプレクサ204Cを介してワンショットパルス信号LCOSとして出力される。このワンショットパルス信号LCOSは、ラッチ信号発生回路206内のフリップフロップ(インバータ206D、206E)に保持され、このワンショットパルス信号LCOSの立20ち上がりエッジを受けてラッチ信号LCがラッチ信号発生回路206から出力される。

【0056】このように、アドレスADDが最初に変化した場合、ワンショットパルス信号LCOSとして、遅延回路204Aにより遅延されたワンショットパルス信号OSPが選択され、時刻t1でのアドレスの変化から所定の時間だけ遅れてラッチ信号LCが出力される。ここで、ラッチ信号LCの発生タイミングを遅らせる理由は、図3に示すように、アドレスADDが変化してリードが行われようとしている時間帯に、セルフリフレッシュを起動するリフレッシュ制御信号REFBが発生され、リフレッシュが行われている場合があり、このリフレッシュとの競合を回避するためである。

【0057】ラッチ信号発生回路206から出力されたラッチ信号LCは、アドレスラッチ回路201に与えられ、時刻t2においてアドレスADDのラッチが行われる。この例では、時刻t2においてアドレスADDはスキュー期間にあり、未確定状態にあるため、前述の従来技術に係る半導体記憶装置と同様に、アドレスラッチ回路201には、内部アドレスLADDとして未確定のア 40ドレスAxがラッチされることになる。この後、時刻t3においてスキュー期間tSKEWが終了し、アドレスADDが確定する。

【0058】次に、時刻t2から所定の時間が経過した時刻t4において、ラッチ信号LCがLレベルとなる。これにより、アドレスラッチ回路201のラッチ状態が解除され、アドレスADDがアドレスラッチ回路201を通過して内部アドレスLADDとしてそのまま出力される。このとき、外部のアドレスADDは、アドレスAnに確定した状態にあるので、内部アドレスLADD

14

は、それまでのアドレスAxからアドレスAnに変化する。この内部アドレスLADDの変化を受けてアドレス 遷移検出回路101からワンショットパルス信号OSP が発生される。

【0059】一方、ラッチ信号LCの立ち下がりエッジを受けてリセットパルス発生回路205において信号LC2が発生され、ワンショット発生回路(OS)205Dから信号LC3が発生される。この信号LC3を受けて、タイミング調整回路204のマルチプレクサ204Bは、遅延回路204Aをバイパスしたワンショットパルス信号OSPを選択してワンショットパルス信号LCOSを受けて、ラッチ信号LCがラッチ信号発生回路206から出力される。

【0060】ここで、ワンショットパルス信号OSPは、遅延回路204Aをバイパスし、マルチプレクサ204Bからワンショットパルス信号LCOSとして直ちに出力される。従って、内部アドレスLADDがアドレスAnに確定してから、ラッチ信号LCが速やかに出力され、アドレスADDが正しくラッチし直される。また、ラッチ信号LCは、インバータ列206Hにより遅延され、信号RENとしてゲート回路103に出力される。この信号RENを受けて、マルチプレクサ103AはアドレスAnを選択してロウデコーダに供給する。

【0061】この後、内部アドレスが確定した後の時刻 t5において、ラッチ信号LCがLレベルになったとしても、内部アドレスLADDは変化しないので、ワンショットパルス信号OSPおよびワンショットパルス信号 LCOSは発生しない。そして、時刻t5から所定の時間が経過した後に、リセットパルス発生回路207から信号LC1が発生され、これを受けてリフレッシュ禁止信号RESTPがLレベルにリセットされてリフレッシュ可能な初期状態にもどる。

【0062】以上のように、図2に示す回路系によれば、スキュー期間中に誤ってアドレスAxをラッチしたとしても、アドレスラッチ回路201のラッチ状態が解除されたときのアドレスAnと、それまでラッチされていたアドレスAxとが異なっていれば、ラッチ信号LCが速やかに発生され、正しいアドレスが取り込まれて読み出しが行われる。

【0063】以下、この実施の形態1に係る図1に示す 半導体記憶装置の動作について、図4~図8を参照しな がら、列アドレスを切り換えて高速な読み出しを行うペ ージモードでの動作を主体に説明する。

(A) 標準的な動作

図4(a)は、列アドレスAO、A1を切り換えて読み出しを行う場合の標準的な動作を説明するためのタイミングチャートである。この例では、時刻t41から時刻t42までがスキュー期間であり、アドレスのラッチが50行われるまでには、全アドレスが確定しているものとし

ている。

【0064】同図において、時刻 t 41で上位側のアドレスADDUおよび下位側のアドレスADDLが切り替わる。上位側のアドレスADDUについては、アドレスのスキュー期間が経過した時刻 t 42でアドレスA40に確定する。また、下位側のアドレスADDLの回路系は、非同期で動作するため、アドレスADDLは、スキューを伴うことなく、時刻 t 41でアドレスA401に直ちに確定する。

【0065】次に、最終的に全てのアドレスが確定する 10 時刻 t42を起点として、先頭アドレスに対するノーマルモードでの読み出し動作が行われる。このとき、データ端子毎に、アドレスA40, A401で特定される4ビットのデータD $1\sim$ D4がメモリセルアレイ106から並列に読み出されてデータラッチ回路110に保持され、このうち、データD1のみがマルチプレクサ111により選択されて外部に送出される。

【0066】この後、ページモードでの動作が行われる。即ち、下位側のアドレスADDL(列アドレスA0,A1)がアドレスA402,A403,A404に20非同期で順次切り替わる。このように列アドレスのみが変化した場合、データラッチ回路110に保持されたデータが、列アドレスに基づき、先頭アドレスに続くアドレスに対応するデータD2,D3,D4がマルチプレクサ111により選択されて非同期で外部に順次送出される。このように、下位側のアドレスADDLのみを非同期で切り換えて読み出しを行うので、スキューが極めて小さく抑えられ、従って短いサイクルで高速にデータD2~D4を読み出すことが可能となる。

【0067】次に、図4(b)は、列アドレスA0のみ 30 を切り換えて読み出しを行う場合の動作を説明するためのタイミングチャートである。この例でも、時刻 t 41 から時刻 t 42までがスキュー期間であり、アドレスのラッチが行われるまでには、全アドレスが確定しているものとしている。上述の図4(a)に示す例と同様に、時刻 t 41で上位側のアドレスADDUおよび下位側のアドレスADDLが切り替わり、上位側のアドレスADDUについては時刻 t 42でアドレスA40に確定する。また、この例では、時刻 t 41で、列アドレスA0, A1が共にHレベルとなって下位側のアドレスAD 40 DLが確定する。

【0068】スキュー期間が終了する時刻 t 42で全てのアドレスが確定すると、これを受けて内部アドレス I Aが確定し、データD1がマルチプレクサ111により選択されて外部に送出される。この後、ページモードでの動作が行われる。即ち、列アドレス A 0 のみが L レベルに変化すると、これを受けて図1に示すクロック発生回路109がクロック信号を発生し、内部アドレス発生回路108が出力する内部アドレス I Aをインクリメントする。この内部アドレスを入力するマルチプレクサ150

16

11は、データラッチ回路110に保持されたデータD2を選択して外部に送出する。以下、列アドレスA0のレベルの変化を受けて、データD3, D4が外部に順次送出される。

【0069】なお、クロック発生回路109は、ノーマルモード(列アドレスA0のみを切り換えて読み出しを行うページモード以外の動作モード)や、ページモードでスタートアドレスを確定する際に動作しないよう、ノーマルモードでのリード動作の度にラッチイネーブル信号LEによりリセットされるようになっている。

【0070】この例によれば、最初のデータD1を読み出す際の先頭アドレスを除いて、列アドレスA0のみしか切り替わらないので、実質的にスキューが存在しない。従って、上述の図4(a)に示す例に比較して、読み出しサイクルを一層小さく設定することが可能となる。なお、この例では、データラッチ回路110が保持するものとしたが、データラッチ回路110が保持するビット数をさらに増やしたとしても、列アドレスA0を変化させるのみで、データラッチ回路110に保持された全データを順次送出することができる。

【0071】(B) ノーマルモードでの先頭アドレスのスキューがながい場合の動作

図5に示すように、アドレスADDが時刻 t 51で変化してから時刻 t 53で確定するまでのスキュー期間 t SK EWがながく、アドレスのラッチが行われる時刻 t 52でアドレスADDが確定していない場合の動作を説明する。この場合、前述の図2に示す回路系が有効に機能し、以下に説明するように、外部から供給されるアドレスADDがリード動作中に変化すると、当該リード動作の後に新たに外部からアドレスを取り込んでリード動作をし直す。

【0072】先ず、時刻 t51でアドレスADDが変化すると、リード動作に付随するリフレッシュが起動される。この後、スキュー期間における時刻 t52でアドレスADDがラッチされ、このアドレスに対するリードが行われる。ただし、時刻 t52では、アドレスADDは確定した状態にはないので、そのときの未確定なアドレスA'がラッチされ、このアドレスA'に対するダミーリードが行われてデータD'が出力される。

【0073】次に、ダミーリード中の時刻 t 53で、アドレスADDがアドレスAに確定すると、前述の図2に示すタイミングに従って図2に示す回路系が動作し、ダミーリードの終了後の時刻 t 54で、アドレスAがラッチし直される。そして、このアドレスAに対するリードが行われ、データDが出力される。即ち、1回目のリード(ダミーリード)中にアドレスADDが変化したか否か、またはアドレスが確定したか否かにより、時刻 t 54で再リードが必要が否かが判断される。

【0074】ここで、仕様上のアクセスタイム t AAは、

時刻 t 5 3 からデータDが出力されるまでの時間として 規定されるが、このアクセスタイムは、リフレッシュと リードとを含んでいる。リフレッシュは基本的にはリー ドと同様であるから、アクセスタイム t AAは2回分のリ ードを含む時間である。図5を見ると、ダミーリードと その後のリードとで2回のリードが行われるが、時刻 t 53以前の時刻 t 52で1回目のリード、即ちダミーリ ードが開始しているので、時刻 t 53 からデータデータ Dが出力されるまでの時間は、必然的に仕様上のアクセ スタイム t AAを満足することになる。

【0075】このように、アドレスADDのスキュー期 間 t SKEWがながくなっても、ダミーリードを行う際にラ ッチしたアドレスA'と、ダミーリード後のアドレスA とが異なっている場合にアドレスAがラッチし直され、 最終的には正常なアドレスに対するリードが行われる。 従って、上述の図4に示す動作の説明では、便宜上、時 刻 t 4 1 から時刻 t 4 2 までのスキューの期間を制限し たが、通常のSRAMと同様に、上位アドレスADDU のスキューを仕様上で制限する必要はない。

【0076】なお、この例では、ダミーリード中にアド 20 レスADDが確定するものとしたが、仮にスキュー期間 t SKEWにおいてダミーリードの一連の動作が完結する場 合であっても、ダミーリードの前後でラッチしたアドレ スが異なっている限り、アドレスがラッチし直され、正 常なアドレスがラッチされるまで、ラッチが繰り返され る。

【0077】(C)確定したアドレスにノイズが含まれ る場合の動作

図6に示すように、アドレスADDが時刻t61で変化 してから時刻 t 62で確定し、その後、アドレスADD 30 にノイズが発生した動作を説明する。この場合の動作で も、前述の図2に示す回路系が有効に機能する。

【0078】即ち、時刻 t 61でアドレスADDが変化 すると、アドレス遷移検出回路101は、この変化を即 座に検出し、リフレッシュが行われる。このリフレッシ ュの後、時刻 t 6 3 でアドレスADDがラッチされて取 り込まれ、リード動作が行われる。ここで、時刻 t 63 の後であって、次のアドレスのラッチが行われる時刻 t 64までの間に、アドレスADDにノイズが発生したと しても、アドレス遷移検出回路101は、ノイズに対す 40 る感度が低く設定されているので、リード用のワンショ ットパルス信号OSPを出力しない。従って、アドレス に含まれるノイズによっては再リードは行われず、時刻 t 6 4以降に新たなリードサイクルが開始したとして も、そのサイクルの動作を阻害することがない。

【0079】(D)ページモードでのアドレスのスキュ ーがながい場合の動作

図7に示すように、ページモードが開始する時刻 t 73 から時刻 t 7 5 までの上位アドレスADDUのスキュー 18

t71で、上位アドレスADDUおよび下位アドレスA DDLが変化すると、この変化を受けて、リード動作に 付随するリフレッシュが行われる。そして、このリフレ ッシュが終了すると、時刻 t 72でアドレスADDUが ラッチされ、このアドレスに対するリードが行われ、デ ータD1が出力される。この後、時刻 t 73で、下位ア ドレスADDLが、アドレスA2, A3, A4に順次変 化し、ページモードでのリードが行われる。

【0080】ここで、本来であれば上位アドレスADD Uは、時刻t71以降において、ノーマルモードおよび ページモードでのリードが完結するまで、アドレスAに 維持されなければならないのであるが、何らかの意図せ ぬ事情により、この期間での上位アドレスADDUが確 定せず、いわゆるロングスキューが発生したとする。こ の場合、時刻 t 73での上位アドレスADDUの変化を 受けて、前述の図5に示す動作例と同様に、リフレッシ ュとダミーリードが順次行われ、これと並行して、下位 アドレスADDLに対するデータD2の読み出しが行わ れる。この後、下位アドレスADDLがアドレスA3に 切り替わると、これに対応するデータD3が出力され る。

【0081】ところが、リフレッシュが終了する時刻 t 74で、アドレス上位アドレスADDUがラッチされる が、この時刻 t 7 4 では上位アドレスADDUが不確定 な状態にあるので、ラッチされた上位アドレスが変化す る。このため、ノーマルモードと誤って判定されてダミ ーリードが行われ、データラッチ回路110からデータ D3を出力している途中で、時刻t74でラッチされた アドレスに応じたデータD3′がデータラッチ回路11 0にラッチされて出力される。そして、その後、下位ア ドレスADDLがアドレスA4に切り替わると、これに 対応するノーマルモードでのデータD4′がデータD 3′に続いて出力される。即ち、時刻 t 73以降のペー ジモードで本来期待されるデータとは異なるデータが一 時的に出力される。

【0082】しかしながら、これは、ノーマルモードで の動作としてみれば、単にアドレスに応じたデータが出 力されているにすぎず、正常な動作といえる。この後、 時刻t75で上位アドレスADDUが本来のアドレスA に回復すると、ダミーリードが終了する時刻 t 76で本 来の上位アドレスADDUがラッチし直され、下位アド レスADDLがアドレスA4に切り替わると、このアド レスに対する正しいデータD4が出力される。従って、 ページモードでロングスキューが存在したとしても、-時的に誤ったデータが出力されるが、最終的には正しい データが読み出されることとなる。

【0083】このように、ページモードの場合には、上 位アドレスADDUにロングスキューが存在しても、上 位アドレスが元の状態に回復すれば、正しく再リードが 期間 t SKEWがながい場合の動作を説明する。先ず、時刻 50 行われて、ページモードで本来読み出すべきデータを得

ることはできるが、スキュー中の不確定なアドレスに対 する誤ったデータが一時的に出力される場合がある。一 般には、このようなロングスキューの期間は、ページサ イクルの期間に相当程度にながいものであり、ページモ ードを使用するシステムとしてはありえない、非現実的 なスキューである。従って、ページモードでロングスキ ューが存在すると、一時的に誤ったデータが出力される が、事実上、このデータを入力するシステム側の不都合 はない。

【0084】なお、ノーマルモードからページモードに 10 移行する時刻t73で上位アドレスADDUが変化する と、この変化を受けてリフレッシュが実行される。この 理由は、アドレス変化の直後に確定するアドレスがノー マルモードで指定されるアドレスである場合があり得る からである。アドレス変化後に前のアドレスに戻る場合 にも、ページモードに入る場合と、ページモードと同一 の下位アドレスだけが変化するノーマルモードに入る場 合の2通りの場合が考えられる。ページモードに入る場 合には、大きなスキューが発生する可能性は低いが、ノ ーマルモードに入る場合にはその可能性は高くなる。従 20 って、どちらのモードに入ったとしても正常な動作を保 障するためには、アドレスの変化を受けてリフレッシュ を行う必要があり、これにより、通常のタイミングでリ フレッシュを発生させることも、またページモードでの リード動作を継続することも可能となる。

【0085】(E)ページモードでのアドレスのスキュ ーが短い場合の動作

図8に示すように、ページモードが開始する時刻 t 83 から時刻 t 85までの上位アドレスADDUのスキュー 期間 t SKEWが短い場合 (ショートスキュー) の動作を説 30 明する。この場合、ショートスキューが、上述のアドレ ス遷移検出回路101によって検出され、リード用のワ ンショットパルス信号OSPが発生されるか否かで、動 作が異なる。

【0086】先ず、ショートスキューがアドレス遷移検 出回路101で検出されない程度のものである場合、リ フレッシュのみが起動され、その後の時刻 t 85ではペ ージモードでの動作と判定され、ノーマルリードは行わ れない。これと並行して、データラッチ回路110から 下位アドレスA2に対するデータD2が出力され、時刻 40 t 86で下位アドレスADDLがアドレスA3に確定す ると、これに対するデータD3が出力される。従って、 この場合、特に不都合なくページモードによるリードが 行われる。

【0087】また、ショートスキューがアドレス遷移検 出回路101で検出され得る程度のものであって、アド レスのラッチが行われる時刻 t 85の直前まで継続する ものである場合、リフレッシュに続いてノーマルリード が起動される。しかしながら、この場合、新たに外部か ら取り込んだアドレスと、それまでにラッチされて取り 50 キュー期間 t SKEWを経て上位アドレスADDUおよび下

込まれていたアドレスとを比較し、これらアドレスが同 じであれば、新たに取り込んだアドレスに対するリード 動作を無効とし、データラッチ回路110から下位アド レスA2に対するデータD2を出力する。従って、この 場合も不都合なくページモードによるリードが行われ る。

【0088】さらに、特に図示しないが、時刻 t 85で 上位アドレスADDUが、アドレスAとは異なる別のア ドレスに確定した場合、時刻t85でこの上位アドレス がラッチされる。そして、この上位アドレスに対するノ ーマルモードでのリードが起動され、新たなデータが下 位アドレスADDLに従ってデータラッチ回路110か ら出力される。従ってこの場合、ノーマルモードと同じ アクセスタイムを満足する。なお、ノーマルモードから ページモードに移行する時刻t83で上位アドレスAD DUが変化すると、この変化を受けてリフレッシュが実 行されるが、この理由も、上述の図7に示す場合と同様 に、アドレス変化の直後に確定するアドレスがノーマル モードで指定されるアドレスである場合があり得ること に対処するためである。以上により、この実施の形態1 を説明した。

【0089】この実施の形態1によれば、メモリセルア レイから並列的に読み出された複数のデータをデータラ ッチ回路110にラッチし、列アドレスに応じて非同期 でラッチ回路から出力するようにしたので、スキューを 考慮することなくページモードでのサイクルを設定する ことが可能となる。従って、ページモードでの読み出し 速度を改善することができる。また、最下位の列アドレ スのみを切り換えて、ラッチ回路にラッチされたデータ を非同期で出力するようにしたので、ページモードでの サイクルを一層小さくすることが可能となる。

【0090】また、スキューにより起動されるダミーリ ードの前後で上位アドレスが異なる場合、アドレスをラ ッチし直すようにしたので、仕様上でスキューを制限す る必要がなくなり、いわゆるスキューフリーの疑似SR AMとして動作させることが可能となる。さらに、リフ レッシュを起動する場合に比較して、リードを起動する 場合のアドレス遷移検出回路の感度を低下させたので、 読み出し速度を犠牲にすることなく、アドレスに含まれ るノイズに対する誤動作を防止することが可能となる。

【0091】<実施の形態2>以下、この発明に係る実 施の形態2を説明する。この実施の形態2に係る半導体 記憶装置は、図9に示すように、カラムデコーダ/セン スアンプ107Aからデータラッチ回路110Aに、2 ビットづつ2回に分けてデータを時分割により取り込ま せるように構成され、その他については、上述の実施の 形態1に係る構成と同様である。

【0092】図10を参照して、この実施の形態2の動 作を説明する。時刻 t 101から時刻 t 102までのス 位アドレスADDLが確定すると、このときに下位アドレスの列アドレスA0として指定されたアドレスAnと、その次の列アドレスAn+1との2つのアドレスで特定されるビット線が選択され、これらビット線上に現れる2ビットのデータDn, Dn+1が並行してリードされる。そして、これら2ビットのデータはデータラッチ回路110Aにラッチされ、外部から指定される列ア

ドレスAOに応じて非同期で外部に順次送出される。

【0093】上述の2ビットのデータDn, Dn+1の リードと並行して、適切なタイミングで、アドレスA0 10 として指定されるアドレスAn+1と、その次のアドレスAn+2との2つのアドレスで特定される2ビットのデータが並行して読み出され、同様にデータラッチ回路 110Aにラッチされて外部に出力される。ここで、列アドレスA0として指定されるアドレス $An\sim An+3$ は連続したアドレスであるから、先頭のアドレスAnさえ指定されれば、他のアドレスは内部で自動的に発生するようにできる。そして、これらのアドレスに従って2ビットづつの読み出しを適切なタイミングで時分割により行う。

【0094】この実施の形態2によれば、カラムデコーダ/センスアンプ107Aとデータラッチ回路110Aとの間でデータを転送するためのバスの規模を縮小することができる。この例では、ひとつのデータ出力端子に対して2ビット分のバスを準備すればよいので、上述の実施の形態1に比較して、この種のバスの本数を半分に減らすことができる。例えば、データ出力端子の数が16の場合、上述の実施の形態では、64本(4ビット×16)のバスが必要になるが、この実施の形態2によれば、その半分の32本で足りる。

【0095】なお、特に図示していないが、列アドレス A 0 がアドレス A n からアドレス A n + 1 に切り替わり、ノーマルモードからページモードに移行する際に、アドレス A 0 が変化すると、この変化を受けてリフレッシュが実行されるようになっている。この理由も、上述の図7および図8に示す場合と同様に、アドレス変化の直後に確定するアドレスがノーマルモードで指定されるアドレスである場合があり得ることに対処するためである。

【0096】<実施の形態3>以下、この発明の実施の40 形態3を説明する。この実施の形態3に係る半導体記憶 装置は、ライトモードにおいてページモードによる動作 を実現するものである。特に、構成については説明しないが、外部から指定される複数のデータを下位アドレスである列アドレスで規定される複数のサイクルでそれぞれ取り込んで保持するデータラッチ回路と、最後に下位アドレスが指定されるサイクル(すなわち前記複数のサイクルのうちの最後のサイクル)で、それまでにデータラッチ回路に取り込んだすべてのデータを一括してメモリセルに書き込むための書き込み制御系を備えて構成さ50 22

れる。

【0097】次に、後述する図11を援用して、この実施の形態3の動作を説明する。先ず、時刻t111から時刻t112までのスキュー期間tSKEWが経過し、期間T1でのアドレスが確定する。この期間T1において、時刻t113でライトイネーブル信号/WEがLレベルとされ、時刻t115でHレベルとされる。このHレベルとなるエッジでデータD1が取り込まれてメモリセルに書き込まれる。この後に続く期間T1~T4で列アドレスA0が切り替わり、列アドレスが順次インクリメントされる。そして、期間T1と同様に各期間においてデータがメモリセルに書き込まれる。

【0098】ここで、ページモード(下位のみ変化する場合)においては、リフレッシュ動作を発生させないようにして、同一サイクル内でのワード線の選択回数をライト動作時の1回とする。これにより、ノーマルモード時のように2回のワード線の選択を行う場合に比較して、サイクルタイムが約半分となり、高速に連続してページモードでの書き込みが行われることとなる。この書き込みの期間中、リフレッシュは行われないが、その後のノーマルモードでリフレッシュが可能となるので、ページモードが長時間にわたって連続しなければ、データ保持に支障は生じない。

【0099】続いて、図11を参照して、この実施の形態3の他の動作を説明する。先ず、時刻 t111から時刻 t112までのスキュー期間 t SKEWが経過し、期間T 1でのアドレスが確定する。この例では、下位アドレス ADDLの列アドレスAOは、時刻 t112でHレベルに確定している。この期間T1において、時刻 t113でライトイネーブル信号/WEがLレベルとされ、時刻 t114でHレベルとされる。このライトイネーブル信号/WEがHレベルとなるエッジを挟んで、時刻 t114から時刻 t116にかけてデータDINとしてデータ D1が確定した状態とされる。このデータDINがデータD1に確定した状態にある時刻 t115で、ライトイネーブル信号/WEがHレベルになると、このデータD 1がデータラッチ回路に取り込まれる。

【0100】時刻 t 115以降では、ページモードにより、データの取り込みが行われて、メモリセルに書き込まれる。即ち、期間T2が開始する時刻 t 115で列アドレスA0がLレベルに変化し、この期間T2において指定されたアドレスに対応するデータD2が、ライトイネーブル信号/WEの立ち上がりでデータラッチ回路に取り込まれる。その後の期間T3、T4でも同様にデータD3、D4がデータラッチ回路に取り込まれる。結局、期間T1~T4にわたって外部から4ビットのデータD1~D4が順次取り込まれ、これらのデータがデータラッチ回路に蓄積される。そして、最後のサイクルである期間T4において最後のデータD4がデータラッチ回路に取り込まれると、それまでにデータラッチ回路に取り込まれると、それまでにデータラッチ回路に

蓄積された4ビットのデータが、各期間で指定されたア ドレスで特定されるメモリセルに一括して書き込まれ る。

【0101】ここで、期間T1~T3では、単に外部か らデータラッチ回路にデータを取り込むだけであるか ら、これらの期間T1~T3を極めて短く設定できる。 また、最後の期間T4では、4ビットのデータをメモリ セルに書き込まなければならないので、そのために必要 な時間を割り当てる必要がある。しかし、このページモ ードによる書き込み方法によれば、最後のサイクルのみ 10 をながめに設定すればよいので、全体としてショートサ イクルで書き込みを行うことができ、書き込み時間を有 効に短縮することが可能となる。

【0102】上述の動作以外に、以下のような動作も可 能である。図11の動作において、期間T1~T3のサ イクルでは、データの取り込みのみで、内部では、期間 T1のサイクルから必要に応じてリフレッシュ動作を開 始し、期間T2やT3にまたがって実施してもよい。た だし、期間T4の始期までには終了させておき、期間T 4のサイクルで4回分のデータを一括してセルに書き込 20 む。ノーマルモードの場合は、期間T1のサイクルが長 くなり、そのサイクルで書き込みが1回実施される。ど ちらの状態になるかは、期間T1でのアドレス変化時に はわからないので、内部はリフレッシュ実行状態にして おき、その間に、ライトイネーブル信号/WEおよびア ドレス変化にて判断する。例えば、下位アドレスのみシ ョートサイクルで変化し、ライトイネーブル信号/WE がショートパルスの場合にはページモードと判断する。

【0103】〈実施の形態4〉以下、この発明に係る実 施の形態4を説明する。上述の実施の形態3では、ペー 30 ジモードの最後のサイクルで一括してデータを書き込む ものとしたが、この実施の形態4では、いわゆるレイト ライトモードと併用して、上述のデータラッチ回路に取 り込んだ4ビットのデータ(複数のデータ)をレイトラ イトにより一括してメモリセルに書き込むように構成さ れる。

【0104】図12を参照して、この実施の形態4の動 作を説明する。時刻t121から時刻t122までのス キュー期間の経過後、上述の図11に示す期間T1から 期間T3と同様に、期間T11から期間T13にかけて 40 データD1~D3の取り込みが行われ、データラッチ回 路にこれらのデータが蓄積される。また、この実施の形 態では、最後の期間T14でもそれまでの期間と同様に 単にデータD4の取り込みを行う。即ち、期間T11~ T14にかけてデータD1~D4がショートサイクルで データラッチ回路に取り込まれる。そして、これらの4 ビットのデータは、その後のサイクルでレイトライトで 該当するメモリセルに書き込まれる。

【0105】図12に示す例では、時刻t121から時

24

すると、このアドレスの変化を受けて最初にリフレッシ ュ動作を実行する。このとき、期間T11でのライト動 作は、ノーマルモードと同一とすることができ、このよ うにすると、回路上の構成を簡略化することができる。 このリフレッシュ動作に続いて、期間T11において、 その前のサイクルでデータラッチ回路に取り込まれた4 ビットのデータがレイトライトにより一括してメモリセ ルに書き込まれる。

【0106】また、スキュー期間 t SKEWの直後に行われ るリフレッシュ動作と、その後のレイトライト動作とを 内部で実行しながら、外部では期間T11から期間T1 4までのデータの取り込み動作を並行して実施する。こ の場合、トータルのサイクルタイムが最も小さくなり、 例えば8ワードページ以上では最小データ取り込みサイ クルの連続中に並行して内部動作(リフレッシュ及びラ イト動作)を完了させることが可能となるので、従来の 連続ノーマルモードの4倍以上の動作周波数を実現でき る。このリフレッシュ及びレイトライト動作さえ終了す れば、期間T11~T14ではメモリセルはリード・ラ イトの対象とされないので、この期間にリフレッシュを 任意に行うことも可能である。この実施の形態4によれ ば、ページモードでデータラッチ回路に取り込んだデー タをレイトライトで書き込むようにしたので、一層短い サイクルで書き込みを行うことが可能となる。

【0107】以上、この発明の各実施の形態を説明した が、この発明は、これらの実施の形態に限られるもので はなく、この発明の要旨を逸脱しない範囲の設計変更等 があっても本発明に含まれる。例えば、上述の実施の形 態では、データラッチ回路110に4ビットのデータを 保持し、マルチプレクサ111で順次選択して外部に出 力するものとしたが、これに限定されることなく、メモ リセルアレイから読み出したデータを、パラレル/シリ アル変換機能を有するシフトレジスタに取り込んで外部 に出力するようにしてもよい。

【0108】また、上述の実施の形態では、データラッ チ回路110にデータを蓄積するものとしたが、カラム デコーダ/センスアンプ107をラッチ回路として機能 させ、このカラムデコーダ/センスアンプ107により 選択されたデータを、列アドレスに応じて非同期で外部 に順次出力するものとしてもよい。また、ページライト においても、リードと同様に数回に分けて書き込むよう にしてもよい。また、上述の実施の形態では、ページモ ードで内部アドレスを発生する場合について述べたが、 これは一般に言うバーストモードを非同期にて実現した 場合に相当する。アドレス入力は、非同期でバーストモ ード時だけ動作するクロック入力を持った場合にも、こ の発明を適用することが可能である。

[0109]

【発明の効果】以上説明したように、本発明によれば、 刻t122にかけてアドレスADDU, ADDLが変化 50 メモリセルアレイから読み出された複数ビットのデータ

を保持し、これを非同期で選択して外部に順次出力するようにしたので、いわゆる疑似SRAMとして構成されながらも、アドレスのスキューに関する制限を有効に緩和することができ、読み出し速度を改善することができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体記憶装置の構成を示すブロック図である。

【図2】 本発明の実施の形態1に係る半導体記憶装置の詳細構成を示すブロック図である。

【図3】 本発明の実施の形態1に係る半導体記憶装置の動作(図2に示す回路系の動作)を説明するための波形図である。

【図4】 本発明の実施の形態1に係る半導体記憶装置の動作(標準的な動作)を説明するための波形図である。

【図5】 本発明の実施の形態1に係る半導体記憶装置の動作(ノーマルモードのスキューがながい場合の動作)を説明するための波形図である。

【図6】 本発明の実施の形態1に係る半導体記憶装置 20 の動作(アドレスにノイズが含まれる場合の動作)を説明するための波形図である。

【図7】 本発明の実施の形態1に係る半導体記憶装置の動作(ページモードのスキューがながい場合の動作)を説明するための波形図である。

【図8】 本発明の実施の形態1に係る半導体記憶装置*

26

*の動作(ページモードのスキューがみじかい場合の動作)を説明するための波形図である。

【図9】 本発明の実施の形態2に係る半導体記憶装置の構成を示すブロック図である。

【図10】 本発明の実施の形態2に係る半導体記憶装置の動作を説明するための波形図である。

【図11】 本発明の実施の形態2に係る半導体記憶装置の動作を説明するための波形図である。

【図12】 本発明の実施の形態2に係る半導体記憶装 10 置の動作を説明するための波形図である。


【図13】 従来技術に係る半導体記憶装置の構成例を 示すブロック図である。

【図14】 従来技術に係る半導体記憶装置の動作を説明するための波形図である。


【符号の説明】

- 101…アドレス遷移検出回路
- 102…コントロール回路
- 103,104…ゲート回路
- 105…ロウデコーダ
- 106…メモリセルアレイ
- 107、107A…カラムデコーダ/センスアンプ
- 108…内部アドレス発生回路
- 109…クロック発生回路
- 110, 110A…データラッチ回路
- 111…マルチプレクサ
- 112…出力バッファ回路


【図1】





【図2】





【図3】














【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



フロントページの続き

(72)発明者 中川 敦

東京都港区芝五丁目7番1号 日本電気株

式会社内

Fターム(参考) 5M024 AA90 BB27 BB34 BB35 BB36

DD19 DD20 DD79 DD86 DD87 EE05 EE15 KK22 PP01 PP02

PP03 PP07